Programável baseado em CMOS EEPROM de alto desempenho e baixo custo
dispositivos lógicos (PLDs) construídos em uma arquitetura MAX® (consulte a Tabela 1)
¦ 3.3-V programabilidade no sistema (ISP) por meio do built-in
IEEE Std. 1149.1 Interface do Grupo de Ação de Teste Conjunto (JTAG) com
capacidade avançada de travamento de pino
- Circuito ISP compatível com IEEE Std. 1532
¦ Circuito integrado de teste de varredura de limite (BST) compatível com
IEEE Std. 1149,1-1990
¦ Recursos de ISP aprimorados:
- Algoritmo ISP aprimorado para programação mais rápida
- ISP_Done bit para garantir a programação completa
- Resistência de pull-up nos pinos de E / S durante a programação do sistema
¦ PLDs de alta densidade variando de 600 a 10.000 portas utilizáveis
¦ Atrasos lógicos pino-a-pino 4,5-ns com frequências de contador de até
227,3 MHz
¦ Interface de E / S MultiVoltTM permitindo que o núcleo do dispositivo funcione a 3,3 V,
enquanto os pinos de E / S são compatíveis com lógica de 5,0 – V, 3,3 – V e 2,5 – V
níveis
¦ Contagens de pinos variando de 44 a 256 em uma variedade de pacotes planos quad finos
(TQFP), embalagem plana quadrada de plástico (PQFP), suporte de chip de chumbo J de plástico
(PLCC) e pacotes FineLine BGATM
¦ Suporte de hot-socketing
¦ Estrutura de roteamento contínuo de array de interconexão programável (PIA)
para desempenho rápido e previsível
¦ Faixa de temperatura industrial

DATASHEET:  Folha de dados EPM3032ALC44-10 (PDF)